華為發表「韜定律」　稱晶片數年後達1.4納米水平　最快今秋推新產品

【有線新聞】華為在上海的國際會議上發表「韜定律」半導體發展新原則，最快今年秋季推出新產品，又聲言到2031年，根據此定律生產的高端晶片密度將達到與1.4納米製程同等水平。
半導體生產競爭，一向聚焦光刻技術能有多精密，能令晶片元件標誌性大小，由數十納米降至數納米。但除了在有限體積或面積空間內，堆積更多半導體和晶片元件，同時亦可追求縮短元件運作時間，亦即華為提出的「韜定律」。「韜定律」是科學中常用的Tau常數或參數命名，通常是反映特征時間，至於在電磁學和半導體研究中，Tau等同電阻乘以電容可用於電路分析。
華為高層周一則在上海舉行的電氣電子工程師學會、國際電路系統研討會演說中，提出新構想。華為半導體業務部總裁何庭波：「我們已沒有驚喜了嗎？還是事情將改變？由韜定律指引，我們找到了新路徑，今年我們為整個業界準備了驚喜，在秋、冬季將帶來這驚喜。」具體做法包括「邏輯摺疊」等手段，在垂直空間上多層堆疊數字、模擬、儲存電路和元件，即縮短邏輯元件之間的距離，亦即同時縮短運作時間。
何庭波指公司的麒麟2026試驗芯片已融入了「邏輯摺疊」，預計今年內便會推出市場，新技術令芯片每平方毫米的晶體管數量，由約1億個增至約2.38億個，又指新產品更省電和提升了最高時鐘頻率。